不同制程下芯片面积换算？

大家好，请问：
在不同制程下，芯片面积是否可如下近似换算：
若在65nm下，芯片面积(die size)为1,则在90nm下，面积近似为：1*(90*90)/(65*65)=1.917
或者大家有更准确的换算公式么？谢谢。

当然不能这么算。

从宏观来说，你这样是假设晶体管数目不变，然而我们演进工艺的目的是在同样的面积上塞进更多的晶体管，而不是减小芯片尺寸。所以即使我们能把所有的晶体管都缩小，芯片面积也不会减小，只是晶体管数目增加了。

从微观来说，现在的工艺也不能简单的认为所有晶体管都能等比例缩小了。

首先，基础的MOS管电流公式是。进入深亚微米工艺之后，每一代工艺之间的迁移率、栅电容和阈值电压都会有很大的不同，再加上电源电压也要缩小和各种非理想效应，直接使用相同的长宽比已经不能保证性能稳定了。

其次，有些MOS管是不能等比例缩小的。比如电流很大的驱动管，不仅要考虑性能，还要考虑可靠性。更小的晶体管通常会有更严重的电迁移和发热问题，所以很多时候不能直接缩小。

然后，芯片里除了MOS管之外还有很多其他的器件，比如电容、电感、电阻。这些也不能按照特征尺寸的比例缩小，有时甚至还会变大，而他们（尤其是电感）的面积要远大于MOS管。典型的如一些RF芯片，电感占掉了大多数的面积，MOS管的缩小反而变得无关紧要了。

最后，即使是同样的特征尺寸，不同的工艺之间也会有很大的面积差别。比如TSMC同样是28nm的低功耗（LP）工艺、高性能（HP）工艺、低功耗HKMG（HPL）工艺和移动平台（HPC）工艺，同样尺寸的晶体管性能会有很大的差别。你用这些不同的工艺设计同样的芯片，尺寸会有明显的区别。

所以，不同工艺间芯片尺寸是没法换算的。如果一定要算，必须精确到具体的工艺和具体的电路设计来分析。

----------------------------

哦对了，实际上你这种算法也是有意义的。

传统上每一代新工艺的特征尺寸会是上一代的特征尺寸乘以0.7再四舍五入。为什么是0.7呢？

因为0.7的平方约等于0.5，也就是说同样宽长比的晶体管最小尺寸会缩小一半，理论上同样面积能容纳的晶体管数目加倍。这就是戈登摩尔所说的“半导体芯片上集成的晶体管和电阻数量将每年增加一倍”，也就是著名的摩尔定律。

然而这只是一个规律性（后来变成了指导性）的总结，并不是说真的每代工艺面积就会缩小一半。

逻辑基本一代一倍，0.18一个平方80万门，mem另算，IO几乎不变。

芯片的设计和制造大致遵从等比例缩小原则。

1.如果不缩小尺寸，而是增加芯片面积，对应的每块芯片的面积应该是工艺尺寸比例的平方（大致如此，实际可能没这么夸张）。那么就正如前面所说，在晶片（wafer）面积有限的情况下，成品率会大幅下降（大面积下要保持工艺均匀），产率也会下降（每个wafer 产出的die大幅减小）。从企业成本的角度来说是很大的负担。

2. 尺寸的缩小带来的不仅是晶体管数量的增多，而且也带来单位晶体管的功耗的降低（因为更短的沟道长度和更薄的栅极厚度）。如果仅仅是增大面积，那么对应的芯片功耗也会大幅增加，这很难满足市场的发展需求。

此外尺寸的缩小对于晶体管的开关速度应该也有所提升（没算过，个人直觉），能够提升芯片的运行速度。